【半導体】東芝、電源電圧30%減の32ナノ世代対応LSIを試作
東芝は8日、電源電圧を従来比30%減の0・7ボルトにする32ナノメートル世代プロセス対応のLSIを試作したと発表した。低電圧化の課題だったSRAMの動作不良を防ぐ新回路技術を開発し、SRAMの不良率を1万分の1に減らした。LSIの消費電力は電源電圧の2乗に比例するため、低電圧化で消費電力はほぼ半減できる見込み。
2ちゃんねるニュース速報+ナビ

東芝は8日、電源電圧を従来比30%減の0・7ボルトにする32ナノメートル世代プロセス対応のLSIを試作したと発表した。低電圧化の課題だったSRAMの動作不良を防ぐ新回路技術を開発し、SRAMの不良率を1万分の1に減らした。LSIの消費電力は電源電圧の2乗に比例するため、低電圧化で消費電力はほぼ半減できる見込み。












